上一章總結(jié)了印制電路板設(shè)計(jì)需要注意的一部分問題，接下來將繼續(xù)上一章的問答集：

7.為何差分對的布線要靠近且平行？

對差分對的布線方式應(yīng)該要適當(dāng)?shù)目拷移叫小Ｋ^適當(dāng)?shù)目拷且驗(yàn)檫@間距會影響到差分阻抗(differential impedance)的值,此值是設(shè)計(jì)差分對的重要參數(shù)。需要平行也是因?yàn)橐３植罘肿杩沟囊恢滦浴Ｈ魞删€忽遠(yuǎn)忽近,差分阻抗就會不一致,就會影響信號完整性(signal integrity)及時間延遲(timing delay)。

8.如何處理實(shí)際布線中的一些理論沖突的問題

基本上,將模/數(shù)地分割隔離是對的。要注意的是信號走線盡量不要跨過有分割的地方(moat),還有不要讓電源和信號的回流電流路徑(returning current path)變太大。

晶振是模擬的正反饋振蕩電路,要有穩(wěn)定的振蕩信號,必須滿足loop gain與 phase的規(guī)范,而這模擬信號的振蕩規(guī)范很容易受到干擾,即使加ground guard traces可能也無法完全隔離干擾。而且離的太遠(yuǎn),地平面上的噪聲也會影響正反饋振蕩電路。所以,一定要將晶振和芯片的距離進(jìn)可能靠近。

確實(shí)高速布線與EMI的要求有很多沖突。但基本原則是因EMI所加的電阻電容或 ferrite bead,不能造成信號的一些電氣特性不符合規(guī)范。所以,最好先用安排走線和印制電路板疊層的技巧來解決或減少EMI的問題,如高速信號走內(nèi)層。最后才用電阻電容或ferrite bead的方式,以降低對信號的傷害。

9.如何解決高速信號的手工布線和自動布線之間的矛盾？
現(xiàn)在較強(qiáng)的布線軟件的自動布線器大部分都有設(shè)定約束條件來控制繞線方式及過孔數(shù)目。各家EDA公司的繞線引擎能力和約束條件的設(shè)定項(xiàng)目有時相差甚遠(yuǎn)。例如,是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式,能否控制差分對的走線間距等。 這會影響到自動布線出來的走線方式是否能符合設(shè)計(jì)者的想法。另外,手動調(diào)整布線的難易也與繞線引擎的能力有絕對的關(guān)系。例如, 走線的推擠能力,過孔的推擠能力,甚至走線對敷銅的推擠能力等等。所以,選擇一個繞線引擎能力強(qiáng)的布線器,才是解決之道。

10.關(guān)于test coupon
test coupon是用來以TDR (Time Domain Reflectometer)測量所生產(chǎn)的印制電路板的特性阻抗是否滿足設(shè)計(jì)需求。一般要控制的阻抗有單根線和差分對兩種情況。所以，test coupon上的走線線寬和線距(有差分對時)要與所要控制的線一樣。最重要的是測量時接地點(diǎn)的位置。為了減少接地引線(ground lead)的電感值，TDR探棒(probe)接地的地方通常非常接近量信號的地方(probe tip)，所以，test coupon上量測信號的點(diǎn)跟接地點(diǎn)的距離和方式要符合所用的探棒。